スポンサーサイト

上記の広告は1ヶ月以上更新のないブログに表示されています。
新しい記事を書く事で広告が消せます。

[SystemVerilog][UVM] ClueLogic

ClueLogic

UVM理解するのに良い。
ありがたいです。

スポンサーサイト

[UVM][SystemVerilog] UVM1.2リリース

どうやら UVM1.2が正式にリリースされたようです。

Accellera Systems Initiative Releases UVM 1.2

UVM1.2での改善点などは後々として、こちらのブログが参考になるかと思います。

私は書くのが面倒くさいと思っていた

starting_phase.raise_objection(this);
// :
starting_phase.drop_objection(this);

が、

set_automatic_phase_objection(1);

で設定できるのは、楽だなと思っております。

あれ? User's Guideはいづこへ???

Enjoy! UVM!!!

[SystemVerilog][UVM] Sequence階層の作り方

なんとなく面白い記述だったので、メモとして。

Sequences/Layering - Verification Academy

にて、記載があります。(見るにはユーザー登録が必要です)

やりたいこととしては、

Sequence A -> Sequence B -> Sequence C -> Driver -> DUT

みたいなことをしたい場合に使うというものです。
Sequenceの間に Sequencerがいるのは UVMのお作法だと思いますが、
Sequence内に Sequencerをいるとは。。。。

例えば、Sequence B の中には、Sequence Aの Sequencerをインスタンスしています。

Virtual Sequencerとはまた違ったものです。

[UVM][SystemVerilog][検証] 来るぞ!UVM 1.2

いよいよ。UVM 1.2がリリースされそうですね。
accelleraの forumにて公開レビューのスレッドがたちました。

ようやく、UVMのリポジトリがどこかわかったので、良かった。良かった。
これからは直にダウンロード出来ますね。おぉー gitだ。

UVM 1.2 feedback required

Mentorの Blogにも紹介されてます。

UVM 1.2: Open Public Review

DVCon 2014(3/3~3/6) には正式リリースでしょうか。

[UVM][検証] Rapid Adoption Kit (RAK) by Cadence

Cadence Blogにて、


Rapid Adoption Kit (RAK) -- Creating UVM Verification Environments with Hardware-Assisted Verification


ファイルのダウンロードには、登録が必要みたいです。
論理シミュレータ(IES)からエミュレータ(Palladium)に移行することを
見越しての検証環境(UVM)の Example を提供ということでしょうか。


この環境での tb_top → hw_topの通信は DPI-Cなのだろうか!?

プロフィール

Kocha

Author:Kocha
なんでもチャレンジ!(^o^)/
E-mail
github:Kocha
イベントカレンダー

カレンダー
04 | 2017/05 | 06
- 1 2 3 4 5 6
7 8 9 10 11 12 13
14 15 16 17 18 19 20
21 22 23 24 25 26 27
28 29 30 31 - - -
カテゴリ
OVP (4)
最新記事
最新コメント
アーカイブ
リンク
Twitter
アクセス人数
上記広告は1ヶ月以上更新のないブログに表示されています。新しい記事を書くことで広告を消せます。