ASIPで検証効率向上?

Synopsysからこんな投稿がありました。
Improving Verification Efficiency Using Application Specific Instruction Processors

ASIP(Application Specific Instruction Processors)を作るためには旧CoWareのProcessor Designerを使うとのこと。使用言語は LISA2.0です。

アプリケーション固有の命令プロセッサが本当に作れるなら、かなり効率的に良いと思います。
どういった部分をHWに実行されるのか?またどういった処理を高速に行うのか?
そういったアプリケーションに最適なプロセッサが作れれば理想です。
確かに動作/待機中の電力も抑えることが可能かもしれません。
本記事では H.264に関しての事例みたいですね。

Processor Designerは設計環境として結構充実していると思います。
LISA言語も複雑な処理を想定しなければ習得は容易だと思います。

記事の結果の引用
A H.264 de-blocking filter has been designed and verified with a cost of 12 man weeks.
The final design consumed 57Kgates and was able to operate at 300Mhz.
Next to the data centric de-blocking filter, another ASIP targeting the control dominated motion vector decoding has been developed.
As a reference, an existing hardwired motion vector decoder implementation using 45KGates, required 100 cycles per macro-block and 1mW peak power.
In contrast, the 50KGate ASIP required 216 cycles per macro-block, 3mW peak power, but was able to serve multi-codes and multi-format including J-PEG, MPEG 1-4, H.264, VC-1 and VP6.
The motion vector decoder ASIP supports full-HD (1900x1088@30fps) at 200Mhz.
The ASIP has been design within 15 man weeks, including specification and verification time.
まだまだ Processor Designerはこれからも売り出していくってことですかね。

関連記事

コメントの投稿

非公開コメント

プロフィール

Kocha

Author:Kocha
なんでもチャレンジ!(^o^)/
E-mail
github:Kocha
イベントカレンダー

カレンダー
10 | 2017/11 | 12
- - - 1 2 3 4
5 6 7 8 9 10 11
12 13 14 15 16 17 18
19 20 21 22 23 24 25
26 27 28 29 30 - -
カテゴリ
OVP (4)
最新記事
最新コメント
アーカイブ
リンク
Twitter
アクセス人数