スポンサーサイト

上記の広告は1ヶ月以上更新のないブログに表示されています。
新しい記事を書く事で広告が消せます。

CDNLive! Japan2011:ユーザー事例(その2)

10/13(木)に行われた「 CDNLive! Japan2011」に行ってきました。

今回は「高位合成ツール(C-toSilicon Compiler)の導入試行から得られた設計メソドロジとは?」です。
Tech-On!の記事にもあります。
目標値なしでの設計最適化は可能か?、カシオ計算機が高位合成の導入で知ったこと

発表としては、以下の流れで行ってました。
・高位設計への期待
・CtoS導入試行の内容と結果
・導入試行の全体的な考察
・まとめ

○高位設計への期待
高位設計への期待として以下の3点を挙げて、今回の導入試作へのキッカケとなった。
(1)記述抽象度の高さ(記述量の大幅な削減)
(2)単一のソースコードから、複数の異なる
(3)再利用性が、RTLよりも大幅に向上

○CtoS導入試作の内容と結果
今回の試作デザインは画像処理で3つのデザイン。数~数十KGで、動作周波数は200MHz。
作業した人はベテランばっかりだったようで、40歳以上がほとんどだったという。
デザイン1,2は既にRTLが存在し、またデザインの目標値も設定していた。
デザイン3に関しては、RTL設計とは並行で設計し、具体的な目標値なしで評価を行った。

最初のトライアル(デザイン1)では、初めての高位合成設計で時間がかかったみたいで、チューニングを途中で止めてCadenceとのレビューを優先した模様。CtoSで陥ったポイントを何点か挙げていたが、一番大きな問題としては「シングルポートSRAMへの割付」があったようで、具体的な例を示してくれた。

デザイン(2)では、面積、レイテンシ共に、人手のRTL設計以上の結果が得られた。が、RTL設計者が新人が作成したものだったようで、高位合成に負けてたまるか!という思いで講演者が再設計をするなど面白いエピソードを話してくれた。結果は、もちろんベテラン設計者の方が良い結果だったが、CtoSの結果に対しては満足できるものだったみたい。
また、高位合成でのメリットである再利用性を確かめるため、動作周波数を200MHz→400MHzに変更を行った。
動作周波数の変更はすぐであるが、結果は「うまくタイミングがMetしない」や「面積が大きい」など不満が残るものだった。要因としては、CtoS自体がマルチサイクルに対応出来ていないため、クロックを複数入力できないのが一番の要因だったもようで、最後も強く要望していた。

デザイン(3)では、目標値がないまま設計するとどうなるか?
結果は「チューニング(最適化)はうまくいかない」という結論だった。
この結果から、講演では「追い込むためのメソドロジ不足」が最大の課題だと延べ、今後の取り組みとして自社でのメソドロジ開発に着手すると述べた。

○導入試行の全体的な考察、まとめ
今回の取り組みで得られた結果としては、”メソドロジの確立+ツールの改善”により、「短TATの高品質RTL生成」が可能になるということ。デザイン(2),(3)はCadence&イノテックからのfeedbackにより、人手RTLと同等の品質まで実現でき、満足が出来た。
ただ、Q&Aでも話が出たが「もう一息。だが、可能性を秘めたツール」だと語っており、更なるツールの向上に期待していると語った。

関連記事

コメントの投稿

非公開コメント

プロフィール

Kocha

Author:Kocha
なんでもチャレンジ!(^o^)/
E-mail
github:Kocha
イベントカレンダー

カレンダー
06 | 2017/07 | 08
- - - - - - 1
2 3 4 5 6 7 8
9 10 11 12 13 14 15
16 17 18 19 20 21 22
23 24 25 26 27 28 29
30 31 - - - - -
カテゴリ
OVP (4)
最新記事
最新コメント
アーカイブ
リンク
Twitter
アクセス人数
上記広告は1ヶ月以上更新のないブログに表示されています。新しい記事を書くことで広告を消せます。