スポンサーサイト

上記の広告は1ヶ月以上更新のないブログに表示されています。
新しい記事を書く事で広告が消せます。

TED プログラマブル ソリューション 2012(その3)

TED プログラマブル ソリューション 2012」の
AutoESL(C to RTL)ハイレベル合成ツールを用いたDSP設計への新しいアプローチ方法
の話です。

2011年に買収したツールです。
ザイリンクスが AutoESL を買収

入力言語はC/C++/SystemCで生成物はVerilog/VHDL/SystemCとなっているもよう。
生成されたRTLやSystemCをシミュレータ(ModelSim/VCS/SystemC)と連携。
ただし、別途ライセンス(ModelSimやVCS動作用)が必要とのこと。
ツールとしては、GUI版とCUI版がある。GUIはEclipseベース。

C言語のデータ型の他にも1~1024までのbit型も用意しているとこと。
なお、このデータ型はAutoCCというコンパイラを通すことで実現できるが、
AutoESL上でのデバッガが使えなくなるようだ。

Cテストベンチを入力できるが、高位合成後の検証環境としての利用はISimでは未対応。
たぶん、CやSystemC言語との混在が厳しいのではと推測される。
回路制約はDirective機能(GUI操作)か#pragma指定(ソース記述)で可能。

入出力インターフェースは通常の高位合成と同じように関数の引数から推測する他に
Pcores Interfaceという分類で「Bus Protocol (PLB,FSL,NPI,AXI4/Stream/slave/master)」が生成可能。
また、EDKのIPとしても生成可能になっている。

AutoESLの性能事例として、FIRフィルタを題材に、
Core Generator と対比した結果、Core Generator IPと匹敵した結果が得られてたとのこと。

ちょっとツールの使い方がメインっぽく、どういう風にFPGAとの連携が図られるのかがイマイチ見えなかった。
AutoESLってライセンス(価格)ってどうなんでしょうか。
関連記事

コメントの投稿

非公開コメント

プロフィール

Kocha

Author:Kocha
なんでもチャレンジ!(^o^)/
E-mail
github:Kocha
イベントカレンダー

カレンダー
07 | 2017/08 | 09
- - 1 2 3 4 5
6 7 8 9 10 11 12
13 14 15 16 17 18 19
20 21 22 23 24 25 26
27 28 29 30 31 - -
カテゴリ
OVP (4)
最新記事
最新コメント
アーカイブ
リンク
Twitter
アクセス人数
上記広告は1ヶ月以上更新のないブログに表示されています。新しい記事を書くことで広告を消せます。