スポンサーサイト

上記の広告は1ヶ月以上更新のないブログに表示されています。
新しい記事を書く事で広告が消せます。

SystemCとSystemVerilog

Mentor社のブログ「SystemC and UVM, one step closer」にて
今回リリースされたSystemVerilog(UVM)がSystemC(TLM1/2)との
互換性を確保したことを記載しています。

その中で筆者が感じたことは、将来のLSI設計スタイルとして
・C/C++/SystemCによる設計(TLM)
・SystemVerilogによる検証(UVM)
という風に感じました。

今から新しいことは無理と思っている人もいるかもしれませんが
将来を考え、自分で色々なことをやっていかないとドンドンを世界から遅れていきます。

そうならないように筆者も頑張っていきたいと思います!
関連記事

コメントの投稿

非公開コメント

プロフィール

Kocha

Author:Kocha
なんでもチャレンジ!(^o^)/
E-mail
github:Kocha
イベントカレンダー

カレンダー
01 | 2018/02 | 03
- - - - 1 2 3
4 5 6 7 8 9 10
11 12 13 14 15 16 17
18 19 20 21 22 23 24
25 26 27 28 - - -
カテゴリ
OVP (4)
最新記事
最新コメント
アーカイブ
リンク
Twitter
アクセス人数
上記広告は1ヶ月以上更新のないブログに表示されています。新しい記事を書くことで広告を消せます。