スポンサーサイト

上記の広告は1ヶ月以上更新のないブログに表示されています。
新しい記事を書く事で広告が消せます。

C-to-Silicon Compilerの事例(NAND Flash Controller)

少し前の記事ですが、こんなのがありました。
Building a NAND flash controller with high-level synthesis

エルピーダの件もあったので、ちょっと紹介を。
投稿元は、台湾のITRIっていう工業技術研究院!?とCadenceから。

内容として、ECC(誤り訂正コード)を含んだコントローラーを高位合成したと。
今回は高位合成の品質(QoR)を確認するために手設計RTLと比較もあります。

QoRを向上させるために、CtoSに対して制約なりを加えて回路のアーキを検討。
その際の解析手法として、以下のようなものがCtoSに用意されているらしい。
“Area Map Tree,”
“Resource Binding Viewer,”
“Cycle Analysis Viewer”
期間としては、6ヵ月。そのうち、設計&検証期間が2ヵ月。
その際の過程も細かく書かれています。
その成果もあり、QoRとしては94.13%と初期より大幅な改善され、
本来の経験では1年ぐらいかかるとものだったようです。

出来た回路の性能も表として掲載されており、良い結果らしいです。
最後部分の記事引用:
To get the best results from HLS, designers need to learn
how to architect the design in SystemC to generate the intended hardware,
and then rely on the HLS tool’s graphical user interface to analyze the results.
We found that once you learn this, you can produce high-quality hardware much more quickly.
簡単には出来ないと言っている?いや、そうではないはず。
まずはやって経験してみましょう!
関連記事

コメントの投稿

非公開コメント

プロフィール

Kocha

Author:Kocha
なんでもチャレンジ!(^o^)/
E-mail
github:Kocha
イベントカレンダー

カレンダー
08 | 2017/09 | 10
- - - - - 1 2
3 4 5 6 7 8 9
10 11 12 13 14 15 16
17 18 19 20 21 22 23
24 25 26 27 28 29 30
カテゴリ
OVP (4)
最新記事
最新コメント
アーカイブ
リンク
Twitter
アクセス人数
上記広告は1ヶ月以上更新のないブログに表示されています。新しい記事を書くことで広告を消せます。