スポンサーサイト

上記の広告は1ヶ月以上更新のないブログに表示されています。
新しい記事を書く事で広告が消せます。

SpringSoft Community Conference 2012に参加

少し前になりますが、5/10(木)に開催された
SpringSoft Community Conference 2012」に行って来ました。

SpringSoft社の歴史として、シミュレータ非依存のデバッグツールを販売。
1996年:Debussy⇒200x年:Verdi⇒2012年:Verdi3.となる。
Verdi3 よりGUIプラットフォームを「Qt」に変更し、各ウィンドウを自由に
配置できるようになったのが大きな特徴とのこと。
また、SystemVerilog(IEEE1800-2009)の完全サポートなど
SystemVerilogの機能対応が進んでいる。
波形データベースとしては、FSDB5をサポートしFSDB4に比べて
平均30%のファイルサイズのできるとのこと。
トレーニングも顧客に合わせて柔軟に対応してくれるということでした。
その一環で、ツールの習熟度を判断できるようなアンケートを作成し、
どういった部分が不足しているか?をトレーニングに活かそうと思ったが、
結局、広く基礎的なトレーニングが一番だということになったらしい。
トレーニング参加者からの声を聞くと結構評判がいいです。

Certitube


機能検証はいつ終わりか?という問いに対して、現在の判断基準は
「コードカバレッジ」しか存在しないのではないか。
そうした中で、カバレッジの数値+「Certitude」の出力結果を合わせることで
検証完了の判断基準になるのでは。ということであった。
Certitudeは検証対象物(DUT)に対して、バグを混入させ検証環境(検証項目)の
漏れがないかを探すというもの。なので、検証環境にも工夫が必要。
DUTに対しては7種類に分類されたバグ挿入を選択できる。
現在、Certitudeの結果だけで検証完了を判断できるかを自社で評価中とのこと。

ProtoLink


FPGAデバッグのツール。特定のボードに依存しないのが特徴です。
適用可能なデバイスとしてVirtex4,5,6,7(2012.6対応)、Stratix-4,5(2012.9)
FPGAの再コンパイル無しでprobe信号を変更可能(Probe ECO)機能を追加。
富士通セミコンダクターの事例はET2011で展示していた内容(ESL+FPGA)。
匠ソリューションズの事例は画像処理IP開発において、HAPS+Protolinkを使って
検証(デバッグ)を効率的に行えたという話。
新機能である「Probe ECO」を使いことで、FPGAの再コンパイル無しでProbeを
変更できたため、デバッグ工程が10日から8日に短縮できたとのこと。
Protolinkの特徴として、FPGAボードを選ばないという点が非常に良いとのこと。
要望として、高速化(128MHz以上の波形取得に制限)や
マルチクロック同期、Windows対応を挙げていた。
関連記事

コメントの投稿

非公開コメント

プロフィール

Kocha

Author:Kocha
なんでもチャレンジ!(^o^)/
E-mail
github:Kocha
イベントカレンダー

カレンダー
07 | 2017/08 | 09
- - 1 2 3 4 5
6 7 8 9 10 11 12
13 14 15 16 17 18 19
20 21 22 23 24 25 26
27 28 29 30 31 - -
カテゴリ
OVP (4)
最新記事
最新コメント
アーカイブ
リンク
Twitter
アクセス人数
上記広告は1ヶ月以上更新のないブログに表示されています。新しい記事を書くことで広告を消せます。