スポンサーサイト

上記の広告は1ヶ月以上更新のないブログに表示されています。
新しい記事を書く事で広告が消せます。

Book:SystemVerilog設計スタートアップ

SystemVerilog設計スタートアップ」を読みました。



○目次
第1部 SystemVerilogイントロダクション 編
第2部 SystemVerilog構文 編
第3部 SystemVerilogアサーション 編
第4部 SystemVerilogシミュレーション演習 編
第5部 SystemVerilogモデリング 編
第6部 Verification Methodology Manual(VMM)活用 編
Appendix SystemVerilog クロニクル

第1部 SystemVerilogイントロダクション 編


概要の部だったのですが、図と文章が飛んでて読みづらかった。
○p14 - 引用:「SystemVerilogはVerilog HDLの単なる改版(バージョンアップ)ではなく、まったく新しい言語ととらえたほうがいいと思います。」
○p25 - トップ・レベル($root)の定義
○p31 - 「##」はクロックを指定

第2部 SystemVerilog構文 編


この部だけでも切り抜いて置いときたいぐらい活用できるかと思います。
「デザインウェーブ 2006年5月号の付録」って持っていると良いかも。
■Verilog HDL文法
 ○p50 - 'sd, sh. so, sbとsignedの型指定があったとは。
 ○p53 - min_typ_max定数式
 ○p55 - generate文って使ったことないな。
 ○p60 - レンジ式「+: , -:」。前に紹介したやつですね。「Bit slicing in systemVerilog
 ○p62 - repeat,forever文ってあんまり書いてないな。
 ○p63 - disable文ってあるのね。
■SystemVerilog文法
 ○p74 - unique, priority

第3部 SystemVerilogアサーション 編


部のタイトル通りアサーションの説明です。
コラムに PSLとの対比もありわかり易かったです。

第4部 SystemVerilogシミュレーション演習 編


実際にデザイン(SystemVerilog)を動かしてみると形で、書いてはあるのですが。。。
書いてあるシミュレータ持っていればいいですけどね。
(ここは色々不満もあるので、少し試したいと思います。)

第5部 SystemVerilogモデリング 編


書いてみましょう。編です。コラムには、Verilog HDL2001での記述例も
載っているので、対比することもできます。
更に、「DPI-C」に関しても説明があります。(たぶん邦訳、技術本だとコレだけ?)
ただ、内容が濃ゆいので何度も読み返さないと完全理解は厳しいかも。

第6部 Verification Methodology Manual(VMM)活用 編


VMMを使った場合に、検証環境がどうできるかが説明されています。
VMMの基本クラスを知るにはいいと想います。

Appendix SystemVerilog クロニクル


この中には、私が生まれる前からの歴史が書いてあり、
非常に面白かったです。ぜひ、読んでない方は一度どうでしょう。

コメント


手元に持っておいても損はない本かと思います。
基本的なところからわかりやすかったです。
ここから疑問に思った部分など、色々試したいと思います。
最近、SystemC,SystemVerilogの本を読んで
思うのですが、次版欲しいですよね。
その時は 第6部とか UVMになってると思うし。。。
関連記事

コメントの投稿

非公開コメント

プロフィール

Kocha

Author:Kocha
なんでもチャレンジ!(^o^)/
E-mail
github:Kocha
イベントカレンダー

カレンダー
07 | 2017/08 | 09
- - 1 2 3 4 5
6 7 8 9 10 11 12
13 14 15 16 17 18 19
20 21 22 23 24 25 26
27 28 29 30 31 - -
カテゴリ
OVP (4)
最新記事
最新コメント
アーカイブ
リンク
Twitter
アクセス人数
上記広告は1ヶ月以上更新のないブログに表示されています。新しい記事を書くことで広告を消せます。