SystemVerilog:defineマクロ

SystemVerilogにて、C言語のような defineマクロ的な記述が
出来るようになっているようです。
あんまり `define使いまくると見づらいので個人的には嫌い。。。

サンプルコード


 1|
 2|`define SUM(a,b) (+ b)
 3|
 4|module tb;
 5|
 6|  integer i,j,k;
 7|
 8|  initial begin
 9|    i = 2; j = 5;
10|    k = `SUM(i,j);
11|    $display("--- i = %2d, j = %2d, k = %2d", i, j, k);
12|    $finish;
13|  end
14|
15|endmodule

実行結果


# vsim -L work -do {run -all; quit} -c tb 
# Loading work.tb
# run -all
# --- i = 2, j = 5, k = 7

関連記事

コメントの投稿

非公開コメント

プロフィール

Kocha

Author:Kocha
なんでもチャレンジ!(^o^)/
E-mail
github:Kocha
イベントカレンダー

カレンダー
09 | 2017/10 | 11
1 2 3 4 5 6 7
8 9 10 11 12 13 14
15 16 17 18 19 20 21
22 23 24 25 26 27 28
29 30 31 - - - -
カテゴリ
OVP (4)
最新記事
最新コメント
アーカイブ
リンク
Twitter
アクセス人数