Bluespec User Group Meeting 2012 Oct.に参加

Bluespec User Group Meeting 2012 Oct.」に参加してきました。
記事がTech-On!さんから出てます。
「BluespecをRTL設計者の視点で評価してみた」、富士通QNETが講演

冒頭挨拶にて、今までは日立だけのユーザー事例だけだったが、
今回、富士通QNETやオリンパスが加わり、濃いユーザー事例が聞けますと
語っていたので印象的だった。

Verilog/VHDL設計の代替手段としてのBluespec評価報告


Verify2012に引き続いての富士通QNETさん。
本当に色々なことやってらっしゃるんですね。
タイトル通り設計手段として、Bluespec SystemVerilog(BSV)を評価したとのこと。
取り組みの背景は、記事にも書いてありますがC/C++の高位合成はタイミングなどが
制御出来ないことや、SystemC難しい(冗長記述が多すぎる)といった意見があった。
そこで、BSVをやってみようという思いと共にBSVのポリシーに共感したとのこと。
優秀な設計者を退屈な作業から開放し、創造的な設計業務に集中させる
BSVの特徴として、rule構文、インタフェース・メソッド、関数型言語であるなど
3点を挙げていた。設計効率として、コードの記述量や不具合抑止効果を挙げていた。
課題としては、BSV用の仕様書をどう書くか?やBSVを記述するには従来のRTL設計と
異なった概念の理解が必要だと言っていた。
BSV設計はCベースとRTL設計との中間に位置するものと言っていた。

通信ネットワーク事業部におけるFPGA論理設計・検証のBSVとC


今回の発表では主にBSVに関しての社内インタビューの結果を示してくれた。
HW設計者、SW設計者それぞれの意見を紹介してくれた。(一部紹介)
○HW設計者
・単純に使いやすいのはC高位合成
・(用途にもよるが)設計するなら、BSV
・BSV設計で書くべき設計資料の明確化が必要
○SW設計者
・BSV設計は回路というよりアルゴリズム記述するイメージ
・タイミングチャートを書かないで設計できる
・BSVの言語体系は、SW設計にも抵抗がない
とのことだった。
検証(デバッグ環境)では、DAC2012で紹介している事例。
【DAC 2012】Bluespec利用時の検証作業の課題を解決へ、日立が発表

BSVでの設計を一言でいうと:
HWアーキテクチャ設計の醍醐味と構造化SW感覚のコード実装

Bluespec導入経緯とESL環境構築への適用


オリンパスさんから。
設計生産性はTLMの2倍、Bluespecを検証用途に利用したオリンパスの事例
当初、性能を評価するために仮想環境(SystemC)を立ちあげて評価していた。
しかし、もっと高精度にして欲しい(=限界性能を見極めたい)ということで、
RTLに近いモデルが必要になった。しかし、高精度なモデルはシミュレーションが
遅くなるといった問題があり、悩んだところエミュレータを使おうと決断した。
しかし、エミュレータに実装するには「回路化」が必要であり、
・楽にモデリングしたい。
・回路化したい。
この2つの要求を満たす手段として、BSVを使用した。
BSVを使用することで、楽にモデリングすることができ、更に回路化→エミュレータへ実装とスムーズにいけたようだ。これからは、BSVをガンガン使っていくと言ってました。
(SystemCモデル→高位合成(回路化)→エミュレータは案としてなかったのかな・・・)

その他


・サイバネットさんのサポートがかなり心強いらしい
・Bluesimをどこも使ってないみたい
・Haskell面白そう
・(会費制でいいので)懇親会とかあったらもっと話せたのにな。
・「Bluespec体験セミナー」やってますよー
関連記事

コメントの投稿

非公開コメント

プロフィール

Kocha

Author:Kocha
なんでもチャレンジ!(^o^)/
E-mail
github:Kocha
イベントカレンダー

カレンダー
06 | 2017/07 | 08
- - - - - - 1
2 3 4 5 6 7 8
9 10 11 12 13 14 15
16 17 18 19 20 21 22
23 24 25 26 27 28 29
30 31 - - - - -
カテゴリ
OVP (4)
最新記事
最新コメント
アーカイブ
リンク
Twitter
アクセス人数