スポンサーサイト

上記の広告は1ヶ月以上更新のないブログに表示されています。
新しい記事を書く事で広告が消せます。

VerilogHDL:$displayの色々

VerilogHDLの$display関係で知らなかったものをメモ程度に。

サンプルコード


 1|module sub_m(input reg[3:0] in);
 2|  sub_mm hogehoge();
 3|  initial begin
 4|    #1;
 5|    $display("%m");
 6|    #3;
 7|    $display(in);
 8|    $displayb(in);
 9|    $displayo(in);
10|    $displayh(in);
11|  end
12|endmodule
13|
14|module sub_mm();
15|  initial begin
16|    #2;
17|    $display("%m");
18|  end
19|endmodule
20|
21|module tb;
22|  reg[3:0] tmp=10;
23|
24|  sub_m hoge(.in(tmp));
25|  sub_m mumumu(.in(tmp));
26|
27|  initial begin
28|    #100;
29|    $finish(1);
30|  end
31|
32|endmodule
33|

実行結果


# 10.0d

# vsim -L work -do {run -all; quit} -c tb
# Loading work.tb
# Loading work.sub_m
# Loading work.sub_mm
# run -all
# tb.hoge
# tb.mumumu
# tb.hoge.hogehoge
# tb.mumumu.hogehoge
# 10
# 1010
# 12
# a
# 10
# 1010
# 12
# a
# ** Note: $finish : tb.v(29)
というような感じです。
特に自分自身の階層を表示出来る「%m」に関しては知って驚ました!
関連記事

コメントの投稿

非公開コメント

プロフィール

Kocha

Author:Kocha
なんでもチャレンジ!(^o^)/
E-mail
github:Kocha
イベントカレンダー

カレンダー
04 | 2017/05 | 06
- 1 2 3 4 5 6
7 8 9 10 11 12 13
14 15 16 17 18 19 20
21 22 23 24 25 26 27
28 29 30 31 - - -
カテゴリ
OVP (4)
最新記事
最新コメント
アーカイブ
リンク
Twitter
アクセス人数
上記広告は1ヶ月以上更新のないブログに表示されています。新しい記事を書くことで広告を消せます。