[紹介]Three Steps to Unified SoC Design and Verification

Mentorが発行している月刊誌「 Verification Horizons 」の一部に
以下のようなものがあります。

Three Steps to Unified SoC Design and Verification
この中身としては、以下のような感じです。
• Step 1 – ESL Platform Design and Verification
• Step 2 – RTL Design and Verification Using ESL Reference Model
• Step 3 – Hybrid Verification of RTL in ESL Platform Environment
同じような感じのことを Verify2012 でも話をしていたと思います。
Verify2012 検証環境のトップをSystemVerilogでまとめた3つの例 FMSLの事例
関連記事

コメントの投稿

非公開コメント

プロフィール

Kocha

Author:Kocha
なんでもチャレンジ!(^o^)/
E-mail
github:Kocha
イベントカレンダー

カレンダー
10 | 2017/11 | 12
- - - 1 2 3 4
5 6 7 8 9 10 11
12 13 14 15 16 17 18
19 20 21 22 23 24 25
26 27 28 29 30 - -
カテゴリ
OVP (4)
最新記事
最新コメント
アーカイブ
リンク
Twitter
アクセス人数