スポンサーサイト

上記の広告は1ヶ月以上更新のないブログに表示されています。
新しい記事を書く事で広告が消せます。

SystemCラッパー生成(Synopsys)

SystemC Advent Calendar2012 の 16日目の記事(partI)です。
16日目は 2個で一日分の記事にしたいと思います。
今回は誰得?かわからない HDLから SystemCのラッパーを生成する話です。


ちょいと昔になりますが、Synopsys「Today&Tomorrow 2012 SUMMER 87」の Q&Aにて「SystemC トップデザインでSVAを使用することが出来ますか?」という内容の中に HDL→SystemCラッパー生成方法が書かれています。

% vlogan -sysc [verilog_file] -sc_model [module_name] -sc_portmap [portmap_file]

※ VHDLの場合はコマンドが vhdlan とのことです。


過去にCadence、Mentorのものは記載してます。
- SystemCラッパー生成(Cadence)
- SystemCラッパー生成(Mentor)

関連記事

コメントの投稿

非公開コメント

プロフィール

Kocha

Author:Kocha
なんでもチャレンジ!(^o^)/
E-mail
github:Kocha
イベントカレンダー

カレンダー
06 | 2017/07 | 08
- - - - - - 1
2 3 4 5 6 7 8
9 10 11 12 13 14 15
16 17 18 19 20 21 22
23 24 25 26 27 28 29
30 31 - - - - -
カテゴリ
OVP (4)
最新記事
最新コメント
アーカイブ
リンク
Twitter
アクセス人数
上記広告は1ヶ月以上更新のないブログに表示されています。新しい記事を書くことで広告を消せます。