スポンサーサイト

上記の広告は1ヶ月以上更新のないブログに表示されています。
新しい記事を書く事で広告が消せます。

[寄贈] SystemCって息しているんですか?

SystemC Advent Calendar2012 の 17日目の記事です。
今回は@tethys_seesaaさんから寄贈していただいた記事になります。


ここから。


技術的な内容は、ありません。ご容赦下さい。

 

SystemCって息しているんですか?

 

これは、SystemC Advent Calendar2012を拝見したとき、すぐに思い浮かんだことであります。

この辺りはもう数年前から思っていたことでありますが、先日のForte Design Systems社のプレスリリース(PDF)が、シリコンの実績では無く、「採用」と書かれているところを見て、その思いをいっそう強くしました。

 

自分から見るSystemCとは、

  SystemCで、これからはソフトウェア技術者がLSIを作るようになる。ハードウェア技術者イラネ。

  SystemCに動作合成を期待し過ぎだ。あれはモデリングに使う言語だ(by 日経BP)

  ・最近、動作合成に使えるようになったから、やっぱりSystemC使ってね!

という感じで、傍目に動いてきたように思えます。

 

この辺り、自分のキャリアと照らし合わせながら、SystemC、特に動作合成(高位合成という言葉は未だに馴染めません)を中心に振り返ってみることにします。

 

自分がSystemCという言葉を耳にしたのは、もう前世紀のことです。

言語からゲートレベルに合成できる論理合成ツール、つまりSynosysDesign Compilerによって次々とシリコンを世に送り出し、成功をおさめてきました。

そんな勢いで、C言語からシリコンへという流れは当然出てきても仕方なく、

多くの技術者・マネージャー層から注目を集めたのは想像に難くありません。

 

大学の専攻がエレクトロニクスではなかった自分は、言語というモノをVHDL

やっと身につけた頃です。「面倒くさそうだな…」というのが、当時の感想でした。

SystemCとともにSynopsys社からSystemC Compilerというツールが出てきました。

自分自身は触っていませんでしたが、担当した同僚の苦戦ぶりを見ると、相当に使えなさそうなツールに感じました。

 

Synopsys社は、当面利益の無さそうなビジネスが続くと感じるや、すぐにサポートを打ち切りました。

当時、CandenceMentorGraphicsは、動作合成ツールに動きはありませんでした。

SystemCに熱心だった日本企業は、動作合成に関して、はしごを外された形になったのです。

 

そういった流れで、SystemCはモデリングに関心が向きました。

SystemC=動作合成→シリコンというコマーシャルトークが無くなり、

台頭してきたのがCoWareです。

この会社の日本法人は、某社の副社長になったと思いきや半年も経たずにSynopsys会社が買収された人

を中心に、営業が非常にうまく、日本企業はたちまち雪崩をうってCoWare社のツールを

購入していきました。相当な金額が動いたのかもしれません。

 

ESLという言葉はこの辺りから出てきたのでしょうか。

SystemCはどんどんバーチャルな世界に突き進み、自分はますます関心が無くなりました。

やがて、Fore Design SystemsCynthesizerという動作合成ツールが

いい結果を出すらしいと聞き、同僚達が評価を始めました。

 

これは確かにいいらしいツールと言うことで、自分にもやれという高い圧力がかかってきました。

「どうしてお前はSystemCやらないんだ!」と、当時の会社のマネージャーから激怒されたこともありました。

その頃、自分はVeraを始めとした検証言語に関心を持っており、ちょうど SystemVerilogSynopsys社とMentorGraphics社から推されるようになり、自分自身はそれを理由に、SystemCは断り続けました。

ちなみに、自分は、VeraSystemVerilog’e’ という妙な順番でキャリアを積んでおります()

 

その後、動作合成ツールは進化を続け、現在、各社からいろいろなツールが出てきました。

しかしそれを採用する資金は、既に日本企業にはほとんどありません。

日本が培ってきたSystemC/動作合成のノウハウは、まるごとEDAベンダに吸収され、

それはどこに向かっているのか、自分はよくわかりません。

 

そんな課程において、特に日本において、「SystemCって息しているんですか?」という

気持ちがあります。TLMとか、相変わらずバーチャルな世界に見えます。

accelleraは、TLMの更新には熱心ですが、SystemC Verification Libraryに関しては

6年以上もメンテナンスされていませんなんだかなあと思ってしまいます。

 

とはいえ、SystemCに関するノウハウとエッセンスはまだ日本企業に十分残っているというのが自分の感想です。まだ日本企業にはチャンスがあると思っています。

特に若い人たちには、ピンレベルでの設計・検証をやって欲しい反面、

こういった世界にチャレンジするのは、とてもいいことなので、期待しています。

 

最後に、自分がSystemCを入力してRTLでサインオフする場合の

フローについて、簡単に書いておきます。

 

image001.png

 

ここでのポイントは、機能検証はOSCIIシミュレータでやる、

等価性検証ツールで生成されたRTLの妥当性を証明するということです。

 

SystemCでハードウェア/ソフトウェア分割して、ソフト部分は

テストベンチに流用とか、そういった発想はありません。

RTLではテストベンチレスでサインオフです。

こうまでしないとハードウェア技術者としては納得がいきません。

 

自分自身、SystemCに関しては、コードを見て、ハードウェアのリソースが

どう割りつけられるかだいたいわかる程度の知識しか持ち合わせていませんが、

SystemCであれVHDLであれ、言語は機能を実装するための手段であって、

それ自身が目的となってはならないと思うわけです。


ここまでです。

寄贈ありがとうございました。

関連記事

コメントの投稿

非公開コメント

プロフィール

Kocha

Author:Kocha
なんでもチャレンジ!(^o^)/
E-mail
github:Kocha
イベントカレンダー

カレンダー
07 | 2017/08 | 09
- - 1 2 3 4 5
6 7 8 9 10 11 12
13 14 15 16 17 18 19
20 21 22 23 24 25 26
27 28 29 30 31 - -
カテゴリ
OVP (4)
最新記事
最新コメント
アーカイブ
リンク
Twitter
アクセス人数
上記広告は1ヶ月以上更新のないブログに表示されています。新しい記事を書くことで広告を消せます。