SystemVerilog 2012 : soft constraint

Introducing soft constraints in SystemVerilog 2012より、
SystemVerilog 2012 にて soft constraint が追加されるらしいです。


これって元々こちらからのもの?
Soft Constraints for SystemVerilog Package - @Venginnerの戯言


soft constraintってなに?

英語わかる方はこちら。
Basic Introductory Tutorial on Soft Constraints


英語が苦手な私は、PDFファイルにて。
Soft Constraints for SystemVerilog(PDF)



適当な理解だとこんな感じ。

  • 上書きみたいなことができる。
  • 後からの制約範囲は AND みたいな感じ。

なるほど。
使いこなせれば便利そう。

関連記事

コメントの投稿

非公開コメント

プロフィール

Kocha

Author:Kocha
なんでもチャレンジ!(^o^)/
E-mail
github:Kocha
イベントカレンダー

カレンダー
03 | 2018/04 | 05
1 2 3 4 5 6 7
8 9 10 11 12 13 14
15 16 17 18 19 20 21
22 23 24 25 26 27 28
29 30 - - - - -
カテゴリ
OVP (4)
最新記事
最新コメント
アーカイブ
リンク
Twitter
アクセス人数