スポンサーサイト

上記の広告は1ヶ月以上更新のないブログに表示されています。
新しい記事を書く事で広告が消せます。

Incisive 12.2の話

New Release of Cadence Incisive Platform Doubles Productivity of SoC Verification

ということで、Cadence社のシミュレータが新しくリリースされたということです。


  • IP〜Chip検証での拡張は以下の通り(原文引用)

  • Doubled performance from the simulator engine

  • Improved debug capabilities with the recently introduced Incisive Debug Analyzer
  • Automated Register Validation App that replaces hundreds of functional tests with a single formal analysis run
  • Simplified coverage data analysis with the new Incisive Metrics Center feature

  • SoC検証での拡張は以下の通り(原文引用)

  • An enhanced low-power algorithm in the simulator that delivers a 2x improvement in elaboration time.
    The new Incisive technology accurately models shutdown and recovery in low-power designs

  • An integrated digital-centric mixed-signal solution that uses real number models (RNM),
    resulting in simulation speed increases of over 300x using wreal or SystemVerilog-RNM types
  • Accelerated block and toggle coverage supported in Palladium XP Simulation Acceleration,
    reducing test time from hours to minutes

日本Cadenceでのセミナーにて紹介はされていましたが、
個人的には、Simvisionでのデバッグ機能の拡張が興味深かったです。


あと、X伝播に対しても拡張していると言っていた記憶が。。。
フォーマルだったかな。。。

関連記事

コメントの投稿

非公開コメント

プロフィール

Kocha

Author:Kocha
なんでもチャレンジ!(^o^)/
E-mail
github:Kocha
イベントカレンダー

カレンダー
09 | 2017/10 | 11
1 2 3 4 5 6 7
8 9 10 11 12 13 14
15 16 17 18 19 20 21
22 23 24 25 26 27 28
29 30 31 - - - -
カテゴリ
OVP (4)
最新記事
最新コメント
アーカイブ
リンク
Twitter
アクセス人数
上記広告は1ヶ月以上更新のないブログに表示されています。新しい記事を書くことで広告を消せます。