[SystemVerilog] defineマクロ記述の注意点

SystemVerilogでは、C言語のような defineマクロが使用できます。
昔の記事がこちらに「SystemVerilog:defineマクロ


さて、その defineマクロを記述するにあたって注意点があるみたいです。
これは流石にいたいかも。。


Mind the GAP ? even in SystemVerilog macro definitions


その記事の元ネタは、Verification Academyのこちらになります。

doubt in macro definition


意外ですし、ハマりそうです。はい。

関連記事

コメントの投稿

非公開コメント

プロフィール

Kocha

Author:Kocha
なんでもチャレンジ!(^o^)/
E-mail
github:Kocha
イベントカレンダー

カレンダー
05 | 2018/06 | 07
- - - - - 1 2
3 4 5 6 7 8 9
10 11 12 13 14 15 16
17 18 19 20 21 22 23
24 25 26 27 28 29 30
カテゴリ
OVP (4)
最新記事
最新コメント
アーカイブ
リンク
Twitter
アクセス人数