スポンサーサイト

上記の広告は1ヶ月以上更新のないブログに表示されています。
新しい記事を書く事で広告が消せます。

[SystemVerilog] 連想配列

LRM「7.8 Associative arrays」の話になります。

data_type array_id [ index_type ];

実際に分かりやすい例は 配列名が文字列(String型)だと思います。

  • サンプルコード
  •  1|module testbench;
     2|  int array[string] ;
     3|
     4|  initial begin
     5|    array["hoge"] = 1;
     6|    array["hogehoge"] = 11;
     7|    $display("array[\"hoge\"]     = %0d", array["hoge"]);
     8|    $display("array[\"hogehoge\"] = %0d", array["hogehoge"]);
     9|  end
    10|
    11|endmodule:testbench
  • 実行結果
  • # array["hoge"]     = 1
    # array["hogehoge"] = 11
    

というような感じで、配列のインデックスに String型など使えます。

関連記事

コメントの投稿

非公開コメント

プロフィール

Kocha

Author:Kocha
なんでもチャレンジ!(^o^)/
E-mail
github:Kocha
イベントカレンダー

カレンダー
10 | 2017/11 | 12
- - - 1 2 3 4
5 6 7 8 9 10 11
12 13 14 15 16 17 18
19 20 21 22 23 24 25
26 27 28 29 30 - -
カテゴリ
OVP (4)
最新記事
最新コメント
アーカイブ
リンク
Twitter
アクセス人数
上記広告は1ヶ月以上更新のないブログに表示されています。新しい記事を書くことで広告を消せます。