スポンサーサイト

上記の広告は1ヶ月以上更新のないブログに表示されています。
新しい記事を書く事で広告が消せます。

[SystemC] bit初期値(ALL'1')

sc_lv(sc_logic_vector)を使ったことがなかったので、
出来ることを知らなかった・・・ と思う。


きっかけは こちらのスレッドです。

Assigning value to parametrized signals

ある変数に対して、ALL'0' もしくは ALL'1'を与えたい場合


VHDLでは OTHERS で指定出来ると思います。
SystemCではというと、sc_lv型を使った例だと、このように書けます。

  • サンプルコード
  •  1|#include <systemc.h>
     2|
     3|int sc_main(int argc, char *argv[]) {
     4|
     5|    sc_lv<8> tmp('1');         // ALL'1'
     6|    sc_lv<8> tmp2("00111100"); // bit指定
     7|
     8|    cout << " tmp  = " << tmp.to_string() << endl;
     9|    cout << " tmp2 = " << tmp2.to_string() << endl;
    10|
    11|    return 0;
    12|}
  • 実行結果
  •              SystemC 2.3.0-ASI --- Apr  5 2013 14:12:47
            Copyright (c) 1996-2012 by all Contributors,
            ALL RIGHTS RESERVED
    
     tmp  = 11111111
     tmp2 = 00111100
    
関連記事

コメントの投稿

非公開コメント

プロフィール

Kocha

Author:Kocha
なんでもチャレンジ!(^o^)/
E-mail
github:Kocha
イベントカレンダー

カレンダー
10 | 2017/11 | 12
- - - 1 2 3 4
5 6 7 8 9 10 11
12 13 14 15 16 17 18
19 20 21 22 23 24 25
26 27 28 29 30 - -
カテゴリ
OVP (4)
最新記事
最新コメント
アーカイブ
リンク
Twitter
アクセス人数
上記広告は1ヶ月以上更新のないブログに表示されています。新しい記事を書くことで広告を消せます。