[勉強会] 第19回 SystemVerilog読書会を行いました。

2013/7/13(土) 22:00~ より第19回 SystemVerilog読書会を行いました。
ログはこちらにあります。


第19回 SystemVerilog読書会


内容

今回は16章「16.5 Concurrent assertions overview」から読みました。
っといってもなかなか理解が厳しく先に進まないのですが。。。


Assertion を使えるシミュレータは欲しいな。。。(定期ポスト)


キーワード

##[*], ##[+], $sampled ( expression ), $rose, $fell, $stable, $changed, $past


次回(本日ですよ!)

  • 日時:2013/7/20(土) 22:00~
  • 内容:16.9.6 Intersection (AND with length restriction)

誰でもいつでも参加可能ですので、時間が空いた際には 是非参加してみてください。

関連記事

コメントの投稿

非公開コメント

No title

一応、コンカレントでないアサーションならVeridatorかいかろすさんでつかえた気がします。
コンカレントの方を使いたいですね...

Re: No title

出来れば全て使いたいですよね(笑)
プロフィール

Kocha

Author:Kocha
なんでもチャレンジ!(^o^)/
E-mail
github:Kocha
イベントカレンダー

カレンダー
05 | 2017/06 | 07
- - - - 1 2 3
4 5 6 7 8 9 10
11 12 13 14 15 16 17
18 19 20 21 22 23 24
25 26 27 28 29 30 -
カテゴリ
OVP (4)
最新記事
最新コメント
アーカイブ
リンク
Twitter
アクセス人数