[SystemC][TLM2] ST,ARM,Cadenceからの提案


STMicroelectronics, ARM and Cadence Improve Tool and Model Interoperability With Three Joint Contributions to Accellera Systems Initiative


ということで、さっそくダウンロード。
「introduction.pdf」に色々書いてあります。

  • Wire (Interrupt, reset, ...) Modeling in VP
    tlm_wireということで、bool型、TLM-1ベースでの実装を提案

  • Register & Memory Inspection API
    scireg APIにて、Register & Memory定義

  • System Address Map API
    transportdbginvalidatedirectmemptr()を使って制御。


下2つは SCMLと仲良くして欲しいな。


実際の動かしはまだ後日。

関連記事

コメントの投稿

非公開コメント

プロフィール

Kocha

Author:Kocha
なんでもチャレンジ!(^o^)/
E-mail
github:Kocha
イベントカレンダー

カレンダー
03 | 2018/04 | 05
1 2 3 4 5 6 7
8 9 10 11 12 13 14
15 16 17 18 19 20 21
22 23 24 25 26 27 28
29 30 - - - - -
カテゴリ
OVP (4)
最新記事
最新コメント
アーカイブ
リンク
Twitter
アクセス人数