[VHDL-2008] block commentの追加

VHDL-2008: Small Changes

にこっそり?記載があった項目です。


今までVHDLのコメントは「--」のみでした。


しかし、VHDL-2008からは「/*〜*/」という形で Verilog HDLと
同じような形式でコメントを書くことが可能です。


記述自体は、[VHDL-2008] Relational Operators(2)にコメント追加しただけです。

  • サンプルコード

  • library IEEE;
    use IEEE.std_logic_1164.all;
    use IEEE.std_logic_unsigned.all;
    use IEEE.numeric_std.all;
    use IEEE.std_logic_textio.all;
    use std.textio.all;
    
    entity testbench is
    end testbench;
    
    architecture SIM of testbench is
    
    signal s_a : std_logic_vector(7 downto 0);
    
    begin
    
      process begin
        s_a <= (others=>'0');
        wait for 100 ns;
    
    /*
        s_a <= "01001000";
        wait for 100 ns;
        s_a <= "11110111";
        wait for 100 ns;
    */
        s_a <= "11101111";
        wait for 100 ns;
        wait;
        -- assert (false) report "Simulation End!" severity failure;
      end process;
    
      process(s_a) begin
        if(s_a ?= "----1---") then
          report "*** s_a(4) = '1' ***";
        else
          report "*** Not s_a(4) = '1' ***";
        end if;
      end process;
    
    end SIM;
  • 実行結果

  • # ** Note: *** Not s_a(4) = '1' ***
    # ** Note: *** Not s_a(4) = '1' ***
    # ** Note: *** s_a(4) = '1' ***
    #  quit 
    

コメントしている部分の結果が出てきていないことがわかると思います。

関連記事

コメントの投稿

非公開コメント

プロフィール

Kocha

Author:Kocha
なんでもチャレンジ!(^o^)/
E-mail
github:Kocha
イベントカレンダー

カレンダー
09 | 2017/10 | 11
1 2 3 4 5 6 7
8 9 10 11 12 13 14
15 16 17 18 19 20 21
22 23 24 25 26 27 28
29 30 31 - - - -
カテゴリ
OVP (4)
最新記事
最新コメント
アーカイブ
リンク
Twitter
アクセス人数