スポンサーサイト

上記の広告は1ヶ月以上更新のないブログに表示されています。
新しい記事を書く事で広告が消せます。

[勉強会] 第26回 SystemVerilog読書会を行いました。

2013/8/31(土) 22:00~ より第26回 SystemVerilog読書会を行いました。
ログはこちらにあります。


第26回 SystemVerilog読書会


内容

今回は 18章「18.5.14 Soft constraints ~ 18.5.14.2 Discarding soft constraints」を読みました。


2012から追加されて soft制約です。
baseクラスに制約かける時は softにしたいですね。
(シミュレータが対応していれば)


18.5.14.2 Discarding soft constraints での以下の記述に
まだ納得いかないのですが、どうなんでしょうか。

class A;
  rand int x;
  constraint A1 { soft x == 3; }
  constraint A2 { disable soft x; } // discard soft constraints
  constraint A3 { soft x inside { 1, 2 }; }
endclass

A1がキャンセルされ、A3が有効制約になる。というものです。


ランダム使えるシミュレータが欲しい・・・


キーワード

soft constraint, disable


次回

  • 日時:2013/9/7(土) 22:00~
  • 内容:18.6 Randomization methods

誰でもいつでも参加可能ですので、時間が空いた際には是非参加してみてください。

関連記事

コメントの投稿

非公開コメント

プロフィール

Kocha

Author:Kocha
なんでもチャレンジ!(^o^)/
E-mail
github:Kocha
イベントカレンダー

カレンダー
08 | 2017/09 | 10
- - - - - 1 2
3 4 5 6 7 8 9
10 11 12 13 14 15 16
17 18 19 20 21 22 23
24 25 26 27 28 29 30
カテゴリ
OVP (4)
最新記事
最新コメント
アーカイブ
リンク
Twitter
アクセス人数
上記広告は1ヶ月以上更新のないブログに表示されています。新しい記事を書くことで広告を消せます。