[Vim][Verilog] syntastic masterに Verilog取り込まれました。

[Vim] syntastic に Verilogが追加されます。が、
5日前(2012/9/19)に master側にマージされました。
ハッシュ値:29839fc89f


昨日、台湾の方?から「動かないみたいなんだけど、そっちどう?」って
メール頂いたときはびっくりしました(笑)


なんでメール来るのかな?って思ったら、Maintainerが自分になってたー
ちょっと嬉しい(^^)


本当は SpyGlassとか HALとかあるんですけど、
無償のツールじゃないからなー
なかなか・・・


おまけ

関連記事

コメントの投稿

非公開コメント

プロフィール

Kocha

Author:Kocha
なんでもチャレンジ!(^o^)/
E-mail
github:Kocha
イベントカレンダー

カレンダー
03 | 2018/04 | 05
1 2 3 4 5 6 7
8 9 10 11 12 13 14
15 16 17 18 19 20 21
22 23 24 25 26 27 28
29 30 - - - - -
カテゴリ
OVP (4)
最新記事
最新コメント
アーカイブ
リンク
Twitter
アクセス人数