[Verilog][SystemVerilog] Beep音が鳴らなかった・・・

昨日の SystemVerilog読書会の際にあった
「Escape sequences for printing special characters」にて、
「\a」Bellって書いたあるので、試してみました。

module testbench();

  initial begin
    $write("\a");
  end

endmodule

結果は音ならず。。。
しかも、

# run -all 
# a quit 

ってな感じで、ModelSim-ASEだと「a」が表示されました。
iverilogでもやってみましたが同じ結果でした。


期待していただけに残念(´・ω・`)

関連記事

コメントの投稿

非公開コメント

プロフィール

Kocha

Author:Kocha
なんでもチャレンジ!(^o^)/
E-mail
github:Kocha
イベントカレンダー

カレンダー
05 | 2018/06 | 07
- - - - - 1 2
3 4 5 6 7 8 9
10 11 12 13 14 15 16
17 18 19 20 21 22 23
24 25 26 27 28 29 30
カテゴリ
OVP (4)
最新記事
最新コメント
アーカイブ
リンク
Twitter
アクセス人数