スポンサーサイト

上記の広告は1ヶ月以上更新のないブログに表示されています。
新しい記事を書く事で広告が消せます。

[勉強会] 第36回 SystemVerilog読書会を行いました。

2013/11/16(土) 22:00~ より第36回 SystemVerilog読書会を行いました。
ログはこちらにあります。


第36回 SystemVerilog読書会


内容

今回は 22章「22. Compiler directives」を読みました。


今回で、ようやく Part Oneが終わりました。
かなり長かったような気がします。(遠い目


今回の内容は、ifdefだったりのマクロの話です。
__FILE__ は SystemVerilogにもあったんですね。


キーワード

`__FILE__, `__LINE__ `begin_keywords, `call_define, `default_nettype,`define, `else, `elsif, `end_keywords, `endcelldefine, `endif, `ifdef,`ifndef, `line, `nounconnected_drive, `pragma, `resetall, `timescale, `unconnected_drive, `undef, `undefineall


次回

  • 日時:2013/11/23(土) 22:00~
  • 内容:23. Modules and hierarchy

誰でもいつでも参加可能ですので、時間が空いた際には是非参加してみてください。

関連記事

コメントの投稿

非公開コメント

プロフィール

Kocha

Author:Kocha
なんでもチャレンジ!(^o^)/
E-mail
github:Kocha
イベントカレンダー

カレンダー
08 | 2017/09 | 10
- - - - - 1 2
3 4 5 6 7 8 9
10 11 12 13 14 15 16
17 18 19 20 21 22 23
24 25 26 27 28 29 30
カテゴリ
OVP (4)
最新記事
最新コメント
アーカイブ
リンク
Twitter
アクセス人数
上記広告は1ヶ月以上更新のないブログに表示されています。新しい記事を書くことで広告を消せます。