[Verilog][SystemVerilog] $display と $write

ほとんど、$display しか使っていなかったのでメモがてら。


$display

改行込みで表示される。


$write

改行無しで表示される。


  • サンプルコード

  • module testbench ();
    
      initial begin
        $display("***************");
        $display("*** display ***");
        $display("***************");
        $display("");
        // $wirte
        $write("*** Write");
        $write(" ***");
        $write("\n");
        $write("*** Write test \n");
        $write(" ***\n");
      end
    
    endmodule: testbench
  • 実行結果

  • # ***************
    # *** display ***
    # ***************
    #
    # *** Write ***
    # *** Write test
    #  ***
    
関連記事

コメントの投稿

非公開コメント

プロフィール

Kocha

Author:Kocha
なんでもチャレンジ!(^o^)/
E-mail
github:Kocha
イベントカレンダー

カレンダー
05 | 2018/06 | 07
- - - - - 1 2
3 4 5 6 7 8 9
10 11 12 13 14 15 16
17 18 19 20 21 22 23
24 25 26 27 28 29 30
カテゴリ
OVP (4)
最新記事
最新コメント
アーカイブ
リンク
Twitter
アクセス人数