[SystemVerilog] `begin_keywords/`end_keywords

毎週土曜日 22時から行っているぼっちSystemVerilog読書会 にて知らなったやつがあったので、紹介します。

  • `begin_keywords
  • `end_keywords


IEEE1800-2012の 「22.14.1 Examples」を見るとよくわかると思います。


  • LRMより引用
  • `begin_keywords "1364-2001" // use IEEE Std 1364-2001 Verilog keywords
    module m2 (...);
      reg [63:0] logic; // OK: "logic" is not a keyword in 1364-2001
      ...
    endmodule
    `end_keywords

    `begin_keywords "1800-2005" // use IEEE Std 1800-2005 SystemVerilog keywords
    module m2 (...);
      reg [63:0] logic; // ERROR: "logic" is a keyword in 1800-2005
      ...
    endmodule
    `end_keywords
  • バージョンの種類
  • | vesion_specifier |
    |--------------------|
    | 1800-2012 |
    | 1800-2009 |
    | 1800-2005 |
    | 1364-2005 |
    | 1364-2001 |
    | 1364-2001-noconfig |
    | 1364-1995 |

関連記事

コメントの投稿

非公開コメント

プロフィール

Kocha

Author:Kocha
なんでもチャレンジ!(^o^)/
E-mail
github:Kocha
イベントカレンダー

カレンダー
06 | 2017/07 | 08
- - - - - - 1
2 3 4 5 6 7 8
9 10 11 12 13 14 15
16 17 18 19 20 21 22
23 24 25 26 27 28 29
30 31 - - - - -
カテゴリ
OVP (4)
最新記事
最新コメント
アーカイブ
リンク
Twitter
アクセス人数