スポンサーサイト

上記の広告は1ヶ月以上更新のないブログに表示されています。
新しい記事を書く事で広告が消せます。

[SystemVerilog] extern moduleの書き方

「23.5 Extern modules」を見て???って思った。
元々、各モジュールごとにコンパイルするのは普通に出来ていたことだったので、なんで「extern」が必要なのか分からなかった。


ただ、LRM の Exampleを見ると以下のような書き方が出来るらしい。

extern module m (a,b,c,d);
extern module a #(parameter size = 8, parameter type TP = logic [7:0])
                 (input [size:0] a, output TP b);

module m (.*);   input a,b,c;   output d; endmodule module a (.*);   ... endmodule


要は externにて入出力を宣言しといて、
実体のほうには、「.*」で記述するという。。。


こんな書き方しないよなーっと
なんでこんなのが SystemVerilogに入ったのだろうか???

関連記事

コメントの投稿

非公開コメント

プロフィール

Kocha

Author:Kocha
なんでもチャレンジ!(^o^)/
E-mail
github:Kocha
イベントカレンダー

カレンダー
09 | 2017/10 | 11
1 2 3 4 5 6 7
8 9 10 11 12 13 14
15 16 17 18 19 20 21
22 23 24 25 26 27 28
29 30 31 - - - -
カテゴリ
OVP (4)
最新記事
最新コメント
アーカイブ
リンク
Twitter
アクセス人数
上記広告は1ヶ月以上更新のないブログに表示されています。新しい記事を書くことで広告を消せます。