Breaking the Language Barriers: Using Coverage Driven Verification...

Infineon TechnologiesとMentor Graphicsからの投稿です。
Breaking the Language Barriers: Using Coverage Driven Verification to Improve the Quality of IP

これはカバレッジ(コード、機能)を設計言語に関係なく取得出来る案を記載しています。対象となるDUTがVHDLやSystemCだった場合、SystemVerilogが使えないから?です。
それらのDUTに対してカバレッジを取得する方法案が書いてあります。
具体的にはシミュレーション実行後の結果(VCD)とカバレッジの取得部分を書いたファイル(CIF)を用いて取得するものである。

もう一つ項目として、SystemC Verification Library(SCV)の拡張。
SCVに対して、SystemVerilogのようなカバレッジクラスを提案しています。

私自身の経験が浅いためパッと実感できませんが、SCVの拡張が行われることでVirtual Platform上でのデバッグにも役に立つのではと思いました。SystemC/TLMモデルに対しての検証方法や品質確保など、私自身これからです。

っと書いていたら、なんと!
Accellera and Open SystemC Initiative Announce Plans to Unite
どういう形になるんでしょうね?師匠にいろいろ教えてもらわないと。
関連記事

コメントの投稿

非公開コメント

プロフィール

Kocha

Author:Kocha
なんでもチャレンジ!(^o^)/
E-mail
github:Kocha
イベントカレンダー

カレンダー
09 | 2017/10 | 11
1 2 3 4 5 6 7
8 9 10 11 12 13 14
15 16 17 18 19 20 21
22 23 24 25 26 27 28
29 30 31 - - - -
カテゴリ
OVP (4)
最新記事
最新コメント
アーカイブ
リンク
Twitter
アクセス人数