[SystemVerilog] 多次元配列の force/release

多次元配列に対しての force/release記述で
ちょっとハマったのでメモ。

logic [15:0] tb_clock = '0;

always #(5)  tb_clock[0]  = ~tb_clock[0] ;
always #(5)  tb_clock[1]  = ~tb_clock[1] ;
//:
always #(5)  tb_clock[15] = ~tb_clock[15] ;

と書いており、個々のクロックのON/OFFさせてみて、 動作を確かめようとした際に、

force tb_clock = '0;

#100;

release tb_clock[0];

#1000;

と書いても、tb_clock[0]は releaseされていない。
結果として以下のように書くべきとのこと。

force tb_clock[0]  = 0;
force tb_clock[1]  = 0;
//:
force tb_clock[15] = 0;

#100;

release tb_clock[0];

#1000;

うーん。。。(´ε`;)ウーン…
そんなものかなー

関連記事

コメントの投稿

非公開コメント

プロフィール

Kocha

Author:Kocha
なんでもチャレンジ!(^o^)/
E-mail
github:Kocha
イベントカレンダー

カレンダー
10 | 2017/11 | 12
- - - 1 2 3 4
5 6 7 8 9 10 11
12 13 14 15 16 17 18
19 20 21 22 23 24 25
26 27 28 29 30 - -
カテゴリ
OVP (4)
最新記事
最新コメント
アーカイブ
リンク
Twitter
アクセス人数